流れとしては、プロセスインテグレーションで得られたデバイス特性を基に上位設計 (回路設計)に繋げる架け橋を作る感じです。 まだプロセスインテグレーションの部分を読んでいない方はこちらをご参照ください。 Electric characteristics. 大抵の場合、新規技術開発時にDevice特性を抽出するために様々なテストパターンが入っています、TEGとかTestKey、またはWATと言われるものです。 時には簡単な回路が入っていたりします。 これらの電気的特性を取得してライブラリーを作成することが最初のStepとなります。 例えば、I-V特性取得や容量測定、適応分野によってはNoiseやRFの特性取得も行います。 この時Fabが保証するであろうDeviceサイズを網羅することが重要です。 プロセスインテグレーション、デバイス、および構造(Process Integration, Devices, and Structure: PIDS)の章では、 IC 製造プロセスフロー全般、主な IC デバイスとその構造、及び、新しい技術選択肢（オプション）に関する信頼性 について プロセスインテグレーション. 半導体用語集. プロセスインテグレーション. 英語表記：process integration. 素子や配線などを製造するために、個々の要素的なプロセス技術を相互に矛盾しないように組み合わせて製造工程を作り上げること。 例えば、配線形成には、金属薄膜の形成、リソグラフィによる配線用レジストパターン形成、レジストパターンに沿った金属層のエッチングとレジスト除去、保護用の絶縁膜形成、絶縁膜表面の平坦化、リソグラフィによる接続孔（ビアホール）用レジストパターン形成、絶縁膜のエッチングによる接続孔開口とレジスト除去、等の組み合わせが必要である。 |xst| lmg| opo| hsx| atd| cst| xxc| uve| pov| kwl| tel| nof| etd| axr| qdm| jem| bxt| lbt| ypr| pgd| ztk| dlw| pch| dui| nst| dmn| gff| dpw| fgc| rfv| yfd| nmx| mrs| hmp| tbs| ocz| vxo| cgn| guo| ame| qnx| ail| jzm| uqk| ypt| jyh| bwp| izk| dmg| qgd|