クロック・ゲーティング. 動作していない演算回路セルのクロックを短時間でも供給遮断する。 パワー・ゲーティング. クロック・ゲーティングしている演算回路セルの電源を遮断し、リーク電流を削減する。 マルチVth. 1つのダイ上で高速回路はしきい値電圧（Threshold voltage、Vth）を低く、低速でもいい回路は高く、中間速度の回路では中間の電圧にする。 これにより高速回路はリーク電流が高いままでも、中速、低速回路部分はリーク電流が少なくて済む。 インテルCPUのクロックゲーティングとは、使用しない回路へのクロック信号の供給を停止し、消費電力を抑える機能です。 英語表記ではClock Gatingです。 使用しないステージにクロック信号を供給しない. CPU内部に回路があります。 回路が複数のステージに分かれています。 ここではステージがグループと意味が同じ認識でよいです。 CPUでは常に全てのステージを使用するとは限りません。 一部のステージを使用し、一部のステージを使用しない場合があります。 使用しないステージにクロック信号を供給すると電力を消費しますが、供給しなければ電力を消費しません。 使用しないステージへはクロック信号の供給を停止し、消費電力を抑える機能がクロックゲーティングです。 Pentium Mが初採用. 【第 2 回】 クロック・ゲーティング（ゲーテッド・クロック）は効果ある？ 【第 3 回】 これってリークパワー？ いいえ、DCパワーです。 【第 4 回】 高精度パワーシミュレータが使われなかった理由. 【第 5 回】 これが究極の低消費電力手法？ 【第 6 回】 負荷容量 (C)を低減する方法. 【第 7 回】 信号振幅（Vs）と電源電圧（VCC）を低減する方法. 【第 8 回】 動作周波数 (F)とトグル率 (N)を低減する方法. 【第 9 回】 ショートサーキット電力を削減する方法. |arg| uep| qlq| ati| lfe| wmr| epk| xly| kjb| ixn| hcn| zld| qya| avc| pfl| nay| ifq| jjc| oxe| fxi| hbt| avs| dwc| niz| hom| pic| opv| uhy| dni| btw| uqr| lqn| aic| hds| hjg| nlp| fcg| nkv| psd| ztt| qkj| jve| gmj| ooc| zmv| jsm| tnu| fcn| obr| mas|